SK Hynix, Hot Chips 2026’da paylaştığı sunumda yeni nesil HBM yol haritasını ileri paketleme teknolojileriyle nasıl desteklemeyi planladığını anlattı. Şirketin odağında yalnızca daha yüksek bant genişliği değil; artan güç tüketimi, ısı yoğunluğu, TSV alanı ve paket yüksekliği gibi HBM ölçeklenmesini zorlaştıran temel mühendislik sorunları da var. Sunum, bugünkü 2.5D tasarımlardan gelecekteki 3D entegrasyon aşamasına uzanan daha geniş bir planı ortaya koyuyor.
Mevcut HBM yapısında birden fazla DRAM kalıbı, TSV bağlantıları üzerinden bir base die ile 3D olarak istifleniyor. Bugün ulaşılan en yüksek yapı 16-Hi, yani 16 katmanlı istif. Her rank içinde dört dilim bulunuyor ve 16-Hi bir yapı toplam 4-rank içeriyor. Her dilimde dört kanal yer alırken bunlar toplam 16 bank barındırıyor. HBM ile GPU ya da daha genel adıyla XPU, ayrı yongalar olarak aynı silicon interposer üzerine 2.5D paketleme ile yerleştiriliyor. Her HBM modülü ayrıca Si interposer üzerinden 16 kanal ve toplam 1024 IO ile PHY aracılığıyla işlemci tarafına bağlanıyor.
HBM’nin önemini artıran nokta, klasik GDDR çözümlerine göre alan, güç ve işletme maliyeti tarafında sağladığı avantajlar. Verilen karşılaştırmaya göre tipik bir GDDR6 çözümü 24 GB kapasite ve 768 GB/s bant genişliği sunarken, dört yığınlı bir HBM3E çözümü bunun yaklaşık yarısı kadar alan kullanıp 144 GB’a kadar kapasite ve 4 TB/s bant genişliğine ulaşabiliyor. Yapay zeka hızlandırıcılarında bellek bant genişliği ihtiyacı hızla arttığı için bu fark pratikte daha da önemli hale geliyor.
Şirketin güncel yol haritasında HBM4, üst seviye ürün olarak konumlandırılıyor. Sunumdaki verilere göre HBM4, 24 Gb DRAM yoğunluklarına, 36 GB’a kadar kapasiteye, toplam 2048 IO bitine, 8 Gbps’ye kadar IO hızına ve 2048 GB/s bant genişliğine ulaşabiliyor. Ayrıca HBM3E’ye kıyasla daha büyük paket boyutu ve daha yüksek yapı getiren bu nesil, daha fazla TSV ve micro bump da içeriyor. SK Hynix’in paylaştığı teknik değerler arasında 12-Hi üretimde, 16-Hi ise doğrulama aşamasında olmak üzere 48 GB’a kadar kapasite, 775 um Z-height, 12.8×11 mm2 boyut, 16.148 base micro-bump ve 20 binden fazla TSV yer alıyor.
HBM paketleme tarafında bugün iki ana yaklaşım öne çıkıyor: Thermo-Compression + Non-Conductive Film yani TC+NCF ve Mass Reflow + Molded Underfill yani MR+MUF. TC+NCF, kalıp eğilmesi gibi sorunlara karşı daha dayanıklı olsa da daha yüksek ısıl direnç ve daha düşük üretkenlik dezavantajına sahip. MR+MUF ise daha yüksek üretkenlik ve daha düşük ısıl direnç sağlıyor, ancak çip eğilmesine daha açık ve boşluk doldurma tarafında bazı kısıtlar taşıyor.
SK Hynix, 16-Hi HBM3E çözümünde gelişmiş MR-MUF yöntemini zaten kullandığını belirtiyor. Burada iki yeni yaklaşım öne çıkıyor: Warpage Control ile Fine Pitch Integration & Narrow Gap-fill. Bu sayede toplam paket yüksekliği 775 mikrona çıkarken çip kalınlığı 0.9x seviyesine indiriliyor, gap yüksekliği 0.5x’e düşürülüyor ve bump pitch 0.9x’e çekiliyor. Bu değişiklikler daha yoğun yerleşim ve daha yüksek kapasite için gerekli olsa da ısı ve mekanik tolerans tarafında işi zorlaştırıyor.
Asıl zorluk ise sonraki aşamada başlıyor. Bant genişliği talebi arttıkça HBM güç tüketimi de yükseliyor. Buna ek olarak TSV sayısı artarken, TSV pitch küçülse bile kaplanan alan büyümeye devam ediyor. SK Hynix’e göre her iki nesilde bir bant genişliğinin neredeyse iki katına çıkması, mevcut süreçler ve paketleme teknolojileri üzerinde 2.2x seviyesinde ek ısıl yük oluşturuyor. Bu nedenle şirket, 16-Hi ötesine geçmek için Hybrid Bonding gibi yöntemleri değerlendiriyor.
Sunumdaki verilere göre Hybrid Bonding, MR-MUF süreçlerine kıyasla daha dar pitch ile daha yüksek performans potansiyeli sunuyor. Aynı zamanda daha yüksek iletkenlik sayesinde ısıl verimliliği de iyileştiriyor. SK Hynix, bu yöntemin 24% daha kalın core die ve 18 mikronun altında TSV pitch sağladığını, katman sayısı artsa bile 35% daha düşük ısıl direnç sunduğunu aktarıyor. Bu, hem istif yüksekliğini artırmak hem de sıcaklık kontrolünü korumak açısından kritik görünüyor.
Şirket ayrıca, Samsung’un HPB yaklaşımına benzer biçimde kendi yerel sıcak nokta azaltma teknolojisi olan I-HBM üzerinde de çalışıyor. Bu çözüm, HBM D2D PHY bölgesine yani sıcak noktanın yakınına yüksek ısıl iletkenliğe sahip ve elektriksel olarak yalıtkan bir soğutma bileşeni yerleştiriyor. Böylece özel bir ısı yolu oluşturuluyor ve ısıl direncin ek olarak 30%’dan fazla düşürülmesi hedefleniyor.
İleriye dönük planda bant genişliği artışı, TSV sayısının artırılması ve logic process integration ile daha yüksek IO hızı üzerinden ele alınıyor. Güç ve PDN tarafındaki sorunlar ise daha güncel ve optimize logic foundry süreçleriyle, ayrıca güç TSV’lerinin yaygınlaştırılmasıyla hafifletilmeye çalışılacak. SK Hynix bunun yanında 2.5D HBM çözüm slaytında Intel EMIB’i de CoWoS-L, CoWoS-R ve CoWoS-S ile birlikte gösterdi. Mesaj net: farklı ileri paketleme yaklaşımları HBM ve interposer üzerinde farklı gerilimler yaratıyor ve tasarım buna göre birlikte optimize edilmek zorunda.
Şirketin uzun vadeli hedefi ise 3D entegrasyon. Bu senaryoda HBM, hızlandırıcıların üzerine doğrudan istiflenebilecek. Böyle bir geçiş için ileri mantık süreçleri ve ileri paketleme teknolojilerinin olgunlaşması gerekiyor, ancak sektörün gitmek istediği yönün bu olduğu açık. Daha yüksek güç yoğunluğu, daha fazla bant genişliği ve daha yüksek istifler; paketleme, malzeme ve termal tasarımın birlikte ele alındığı daha sıkı bir mühendislik dönemini işaret ediyor.
