Cadence ile TSMC, yeni nesil çip tasarımı tarafındaki iş birliğini özellikle AI ve HPC odaklı projeler için genişletiyor. Açıklanan güncellemelerin merkezinde, Cadence araçlarının TSMC’nin A14 üretim süreci için sertifikasyon alması yer alıyor. Buna ek olarak A16 ve N2P için de dijital, analog ve signoff akışlarında sertifikasyonlar güncellenmiş durumda. Şirketler bu adımla birlikte N3, N2, A16 ve A14 düğümlerinde, ayrıca 3DFabric ekosistemi içinde ajan tabanlı AI çip tasarımı ve 3D-IC akışlarını daha bütünlüklü hale getirmeyi hedefliyor.
A14 tarafında Cadence’in digital full flow, signoff flow ve custom/analog çözümleri artık resmi olarak sertifikalı. Dijital tasarım zincirinde Innovus Implementation System, DTCO için Cerebrus Intelligent Chip Explorer ve signoff aşamasında Tempus Timing and ECO Solution, EMX Planar 3D Solver, Voltus IC Power Integrity Solution, Quantus Extraction Solution, Pegasus Verification System ile Liberate Characterization Portfolio öne çıkan araçlar arasında. Genus Synthesis Solution da bu akış içinde etkin durumda. Bu tablo, ileri düğümlerde performans, güç ve alan optimizasyonunu daha erken aşamada doğrulama amacı taşıyor.
Custom ve analog tasarım tarafında Virtuoso Studio tabanlı çözümler, A16 ve A14 için tasarım kurallarına uygun yerleşim üretimi ve otomatik tasarım göçü desteği sunuyor. Verilen bilgiye göre bu yaklaşım iterasyon sayısını 2.5X’e kadar azaltabiliyor ve AI, HPC ile mobil SoC projelerinde ilk denemede başarı ihtimalini artırıyor. Özellikle ileri süreçlerde tasarım kurallarının hızla karmaşıklaştığı düşünülürse, otomatik geçiş ve doğrulama kabiliyeti zaman çizelgesi açısından önemli hale geliyor.
IP cephesinde de birkaç somut gelişme var. UCIe-64G, TSMC A14 üzerinde tape-out aşamasını tamamlamış durumda. LPDDR6 IP ise halen geliştirme sürecinde. Cadence ayrıca hesaplama odaklı chiplet tasarımlarında ihtiyaç duyulan HPC ve AI bellek IP’leriyle diğer protokollere öncelik verdiğini belirtiyor. A14 için geliştirilen Artisan Foundation IP ve mixed-signal IP portföyünün 2026’nın Q4 döneminde kullanıma sunulması bekleniyor. Bu kapsamda standard cell, GPIO ve HPC/AI ile ağ uygulamalarına yönelik Memory Compiler bileşenleri de yer alıyor.
N2P tarafında analog, dijital ve signoff araç akışları da sertifikasyon almış durumda. Virtuoso Layout Suite, daha gelişmiş bağlantı modelleriyle üretime hazır bir custom tasarım ortamı sunuyor. Amaç, tasarıma daha hızlı başlamak, tape-out süresini kısaltmak ve tasarımcı verimliliğini artırmak. N2P üzerinde DDR5, LPDDR5 ve PCIe 6.0 IP’leri tape-out aşamasını geçmiş durumda. PCIe 3.0 IP içinse 2026’nın Q4 döneminde tape-out hedefleniyor. UCIe-64G IP, N2P silikonunda laboratuvar test sürecinde; ayrıca N3P üzerinde karakterizasyonu yapılmış durumda.
N3P cephesinde öne çıkan başlık UALink gösterimi. Cadence, TSMC N3P üzerinde sektör lideri olarak tanımladığı bir UALink çözümü sergilediğini aktarıyor. Bunun yanında UCIe-64G’nin N3P üzerinde karakterize edilmiş olması da chiplet tabanlı yüksek bant genişlikli bağlantılar için önemli. Daha geniş portföy içinde HBM4/4E, LPDDR6/5X, DDR5-MRDIMM, PCIe 7.0 ve UCIe 64G gibi bileşenler de HPC/AI yol haritasının parçası olarak konumlandırılıyor.
Duyurunun en dikkat çekici bölümlerinden biri 3D-IC ve paketleme tarafı. Cadence çözümleri artık TSMC SoW-X tam tasarım akışını destekleyecek şekilde etkinleştirilmiş durumda; burada yüzlerce chiplet ve milyonlarca bump içeren wafer-scale sistemlerden söz ediliyor. Ayrıca 5X reticle-size CoWoS-L benzeri gelişmiş paketlerin tasarımı da destekleniyor. Integrity 3D-IC üzerinden SoIC, eDTC, MIMCap, IVR, HBM logic base die ve substrate gibi kritik bileşenlerin sistem planlama ve montaj düzeyinde entegre edilmesi hedefleniyor.
Die-to-die bağlantı tarafında ön simülasyon güdümlü otomatik yönlendirme akışı da sertifikasyon almış durumda. Bu akış, Allegro Substrate Router ve OmniRoute Advanced Interconnect Router ile çalışıyor. Böylece tüm CoWoS mimarilerinde sinyal bütünlüğüne göre optimize edilmiş yönlendirme stratejileri otomatik olarak çıkarılabiliyor ve UCIe gereksinimleri de gözetiliyor. Fotoniğe uzanan tarafta ise TSMC-COUPE bağlantısı, Cadence 224G SerDes IP ile entegrasyona hazır hale getirilmiş. Bu 224G SerDes IP; UALink, ESUN, UltraEthernet ve CPO ekosistemleriyle uyumlu olarak konumlandırılıyor.
Pratik tarafta bu araçların müşteriler tarafından kullanıldığı da vurgulanıyor. Global Unichip Corp. (GUC), TSMC’nin ileri süreçlerinde AI hızlandırıcıları ve hyperscale sistemler için özel silikon geliştirmede Cadence çözümlerinden yararlanıyor. Genel tabloya bakıldığında, Cadence ile TSMC iş birliği yalnızca yeni bir süreç sertifikasyonundan ibaret değil; A14, A16 ve N2P için tasarım araçları, bağlantı ve bellek IP’leri ile 3DFabric tabanlı büyük ölçekli paketleme akışlarını tek çatı altında olgunlaştırma hamlesi olarak öne çıkıyor.
