TSMC ile National Yang Ming Chiao Tung University (NYCU), yeni nesil transistör tasarımında kanal malzemesinin nasıl hazırlanması gerektiğine odaklanan önemli bir sonuç paylaştı. Çalışma, kapı yalıtkanını doğrudan kanal üzerine biriktirmek yerine, önce kanal yüzeyini mühendislikle düzenlemenin daha iyi elektriksel özellikler verebildiğini gösteriyor.
Bugünkü gelişmiş işlemcilerde akım kontrolü çoğunlukla FinFET ve GaaFET yapılarıyla sağlanıyor. Bu 3 boyutlu transistörlerde kapı, akımın aktığı kanalı çevreleyerek elektron akışını yönetiyor. Ancak üretim teknolojileri ilerleyip kanal kalınlığı 5 nanometre seviyesine inerken ve kanal boyu daha da kısalırken, kapının elektron akışını etkili biçimde kontrol etmesi zorlaşıyor.
Kanal uzunluğu 3 nanometre ile 5 nanometre aralığına yaklaştığında kapı kontrolü zayıflayabiliyor. Kanal kalınlığı yaklaşık 3 nanometrenin altına indiğinde ise kanaldaki elektronların kapıyla daha fazla etkileşime girmesi direnç artışına yol açabiliyor. Bu sınırlar, daha ince ve daha yoğun transistör yapıları için yeni malzeme ve üretim yöntemlerini öne çıkarıyor.
Bu noktada araştırmalar, iki boyutlu monolayer transistörlere yönelmiş durumda. Tek moleküler katman kalınlığındaki bu yapılar, daha güçlü kapı kontrolü ve daha düşük direnç potansiyeli sunuyor. Ayrıca yaklaşık 0.7 nanometre kanal kalınlığı ve 3 nanometrenin altında kanal uzunluğu hedefleriyle, çip üzerindeki transistör yoğunluğunu artırma açısından da dikkat çekiyor.
TSMC ve NYCU, bu yapıda kanal malzemesi olarak doğal 0.7 nanometre kalınlığıyla öne çıkan molybdenum disulfide yani MoS₂ kullandı. Ancak MoS₂ tabanlı monolayer transistörlerde geleneksel biriktirme yöntemleri, kanal üzerinde düzensiz bir gate dielectric katmanı oluşturabiliyor. Bu da kaçak kontrolü ve akım yönetimi açısından istenmeyen sonuçlar doğuruyor.
Yeni yaklaşımda ekip, yeni bir yalıtkan malzeme aramak yerine MoS₂ yüzeyini ultra ince epitaxial aluminum katmanıyla düzenledi. Bu katman oksitlenerek 0.42 nanometre kalınlığında aluminum oxide oluşturdu. Ardından bunun üzerine high-κ hafnium oxide gate dielectric eklendi. Sonuç olarak yöntem, yaklaşık 1 nanometre kalınlığındaki dielektrik seviyesine benzer biçimde daha sıkı akım kontrolü ve daha düşük saçılma sergiledi.
